Dispositifs de puissance GaN

2. Sélectionnez le bon dispositif GaN

Utilisez les outils suivants pour sélectionner votre dispositif

Lisez cet article pour découvrir pourquoi il ne faut pas utiliser la valeur RDS(on) pour choisir et comparer des convertisseurs de puissance à découpage.

Utilisez le calculateur thermique FET GaN pour simuler votre solution

Une fois que vous avez identifié quelques dispositifs adaptés à votre application, vous pouvez évaluer leur fonctionnement dans votre environnement thermique grâce au calculateur thermique FET GaN. Cela permet d'optimiser la solution thermique une fois que les pertes ont été déterminées.

Examinez les options de boîtier

Les circuits intégrés et les FET GaN d'EPC sont proposés en boîtier CSP et en boîtier PQFN. Le choix entre CSP et PQFN dépend des exigences spécifiques de l'application. Le boîtier CSP est parfaitement adapté aux applications à haute densité de puissance où l'espace est limité. Les boîtiers PQFN offrent un équilibre entre hautes performances et facilité de fabrication.

Examinez la fiabilité

La fiabilité du produit est un critère essentiel lors du choix du bon dispositif.  Les dispositifs eGaN® sont produits en masse depuis mars 2010 et ont démontré une très grande fiabilité tant lors des tests en laboratoire que dans les applications des clients à grand volume, avec un bilan de fiabilité sur le terrain remarquable.

EPC dispose d'un vaste programme de tests de fiabilité jusqu'à la défaillance et publie régulièrement les résultats de ces études.  Pour découvrir les derniers rapports de fiabilité, consultez la page des ressources liées à la fiabilité.

Principaux sujets couverts en matière de fiabilité :

• Modèles de durée de vie basés sur la physique pour la contrainte liée à la grille et la contrainte liée au drain
• Aire de sécurité
• Robustesse en cas de court-circuit
• Contrainte mécanique
• Contrainte thermomécanique
• Méthodologie de test jusqu'à la défaillance pour prédire avec précision la durée de vie d'un dispositif spécifique à une application

3. Circuits d'attaque et contrôleurs

Le choix du bon contrôleur ou circuit d'attaque GaN est essentiel pour obtenir des conceptions robustes et performantes dans les systèmes de conversion de puissance GaN. Dans cette section du système de conception GaN First Time Right™ d'EPC, vous trouverez des conseils détaillés sur les circuits d'attaque de grille compatibles, les architectures de contrôleur (abaisseur, élévateur, demi-pont, redressement synchrone) et les critères de sélection comme le temps de récupération, le temps de propagation et la protection de grille. Chaque recommandation s'appuie sur des conceptions de référence testées et des données d'application détaillées pour vous aider à intégrer des circuits d'attaque et des contrôleurs qui optimisent le rendement, la fiabilité et la vitesse des systèmes GaN.

Apprenez à utiliser des FET GaN avec des contrôleurs et des circuits d'attaque de grille conçus pour les MOSFET en silicium.

Dans certaines situations, un concepteur peut choisir d'utiliser un circuit d'attaque de grille ou un contrôleur générique. C'est souvent possible (par exemple pour le convertisseur abaisseur EPC9153), mais quelques points doivent être examinés, notamment :

1. « Limitation » de la tension auto-élévatrice haut potentiel - pour la conduction du courant inverse du FET bas potentiel (la tension de conduction inverse peut atteindre 2,5 V, ce qui peut charger le condensateur auto-élévateur à plus de 7 V) pour les circuits d'attaque en demi-pont alimentés par une alimentation auto-élévatrice.
2. Les FET eGaN d'EPC doivent être commandés avec une tension d'activation de 5,0 à 5,5 V, en aucun cas inférieure à 4,5 V, et une tension de désactivation de 0 V. Par conséquent, le verrouillage en cas de sous-tension (UVLO) du circuit d'attaque doit être vérifié, et il est recommandé qu'il se situe aux alentours de 3,6 V pour la désactivation et de 4,0 V pour l'activation.
3. Étant donné que les dispositifs GaN peuvent commuter très rapidement, le circuit d'attaque de grille doit pouvoir supporter ces valeurs dv/dt élevées ; une capacité > 100 V/ns est recommandée.
4. Le temps de récupération minimum doit être suffisamment faible pour réduire les pertes dues au temps de récupération, idéalement de l'ordre de 20 à 40 ns : Optimisation du temps de récupération pour un rendement maximal
5. Il peut être nécessaire d'utiliser une petite diode Schottky peu coûteuse, placée en parallèle avec le FET plus faible. Consultez le tableau du convertisseur abaisseur EPC9153 pour avoir un exemple.

Identifiez un circuit intégré GaN monolithique répondant à vos exigences de conception.

4. Schéma et configuration

Trouvez et téléchargez le schéma pour commencer la conception

EPC publie le schéma de toutes les cartes d'évaluation afin de pouvoir copier et coller facilement des conceptions contenant tous les composants critiques et une configuration qui prend en charge des performances de commutation optimales. Sélectionnez la carte d'évaluation qui vous intéresse dans notre liste croissante de conceptions, et trouvez le schéma, la nomenclature et les fichiers Gerber pour démarrer votre conception.

Symbole schématique pour les FET GaN

EPC utilise le symbole MOSFET standard pour les FET GaN afin de faciliter le travail des concepteurs. Les transistors GaN à mode d'enrichissement ne possèdent pas de diode de substrat p-n comme dans un MOSFET de puissance en silicium, mais ils conduisent dans le sens inverse d'une manière similaire à la diode d'un MOSFET de puissance. Cependant, comme il n'y a pas de porteurs minoritaires impliqués dans la conduction dans un transistor GaN à mode d'enrichissement, il n'y a pas de charge de recouvrement inverse. La valeur Q_RR est nulle, ce qui constitue un avantage supplémentaire significatif par rapport aux MOSFET de puissance.

La conception recommandée pour l'optimisation de la configuration du circuit imprimé avec des FET eGaN (WP010) utilise la première couche interne comme trajet de retour de la boucle de puissance. Ce trajet de retour est situé directement sous la boucle de puissance de la couche supérieure, ce qui permet d'obtenir une boucle physique de taille minimale. Des variantes de ce concept peuvent être implémentées en plaçant les condensateurs de bus à côté du dispositif haut potentiel, à côté du dispositif bas potentiel ou entre les dispositifs bas potentiel et haut potentiel, mais dans tous les cas, la boucle est fermée dans la couche interne juste en dessous des dispositifs. Un concept similaire est également utilisé pour la boucle de grille, avec la boucle de grille de retour située directement sous les résistances de grille ON et OFF.

Par ailleurs, pour réduire l'inductance de source commune entre les boucles de puissance et de grille, ces dernières sont disposées perpendiculairement l'une à l'autre, et une traversée située à côté de la pastille de source la plus proche de la pastille de grille est utilisé comme connexion Kelvin pour le trajet de retour du circuit d'attaque de grille.

Directives pour une mise en parallèle efficace des dispositifs GaN

Pour les applications à puissance plus élevée, il peut être nécessaire de placer plusieurs transistors en parallèle et de les faire fonctionner comme un seul dispositif. Les dispositifs GaN fonctionnent extrêmement bien en parallèle puisque :

• La résistance RDS(ON) présente un coefficient de température positif : à l'état passant, le courant s'autorégule donc en fonction de la température de chaque composant
• La valeur Qg d'un FET GaN est bien inférieure à celle d'un MOSFET Si comparable : les exigences et les pertes sont donc réduites dans le circuit d'attaque de grille
• La valeur VTH d'un FET GaN est très stable en température, contrairement au coefficient de température fortement négatif d'un MOSFET Si : cela permet un bon partage du courant, même pendant les événements de commutation

Toutefois, pour assurer un bon partage du courant dans des conditions dynamiques, il est également important de prêter attention à la configuration :

• Des résistances de grille individuelles doivent être utilisées pour chaque FET GaN, placées à proximité des FET
• Toutes les inductances parasites de la configuration doivent être aussi similaires que possible pour chaque dispositif en parallèle, aussi bien pour la boucle de puissance que pour la boucle de grille
• Pour les applications hautes performances, nous recommandons une technique de configuration qui consiste à mettre en parallèle des demi-ponts au lieu de dispositifs simples : Mise en parallèle de transistors GaN haute vitesse (AN020). Un exemple d'implémentation est présenté dans EPC90135 : carte d'évaluation parallèle 100 V, 45 A
• Pour une approche simplifiée de configuration parallèle avec 4 dispositifs en parallèle, nous recommandons la technique utilisée dans la conception de référence d'entraînement de moteur EPC9186 : onduleur d'entraînement de moteur CC sans balais triphasé 150 ARMS à large plage d'entrée

L'EPC90135 : carte d'évaluation parallèle 100 V, 45 A est un exemple de configuration parallèle avec 4 dispositifs en parallèle.

Bonnes pratiques pour la conception de l'empreinte avec FET eGaN

De nombreux composants d'EPC sont proposés dans un boîtier CSP au niveau de la plaquette (WLCSP) utilisant un pas fin de seulement 400 µm. Cela signifie qu'une bonne conception de l'empreinte du circuit imprimé est essentielle pour un assemblage cohérent et fiable du dispositif GaN. Des recommandations détaillées sont disponibles ici : How2AppNote008 - Conception de l'empreinte du circuit imprimé pour FET eGaN et circuits intégrés, et des modèles recommandés (ouverture du masque de soudure) ainsi que des conceptions de stencils sont fournis dans chaque fiche technique. EPC fournit également une bibliothèque Altium contenant toutes les empreintes d'EPC. La vidéo Conception d'une empreinte – circuit imprimé, sans dépendance à un système de CAO guide les clients dans une explication détaillée, indépendante de tout système de CAO, pour créer leurs propres empreintes.

EPC recommande l'utilisation d'une pastille définie par un masque de soudure (SMD) plutôt que d'une pastille non définie par un masque de soudure (NSMD) pour deux raisons :

• Une empreinte SMD permet de réduire l'inductance et d'améliorer l'alignement lors de la refusion.
• Une empreinte NSMD présente une probabilité plus élevée de désalignement de la matrice lors de la refusion, ce qui peut réduire la surface de contact effective du cuivre, et ainsi dégrader le joint de soudure et le courant admissible du dispositif.

La conception sérigraphiée recommandée par EPC doit inclure :

• 4 repères d'angle délimitant la forme du composant.
• Lignes tracées avec des tirets étroits ouverts : un rectangle en trait plein entourant le composant, empêchant ainsi le flux de s'écouler de la matrice pendant le processus de refusion, peut créer un barrage de flux et piéger le flux sous le composant.
• Identifiant unique de la broche une.

Si vous souhaitez que l'équipe d'EPC examine votre conception une fois le schéma et la configuration terminés, envoyez une demande à info@epc-co.com

5. Calcul des pertes

Simulez les performances électriques avec des dispositifs GaN

La possibilité de simuler des dispositifs GaN sans les utiliser concrètement constitue une étape extrêmement importante du processus de conception. Pour des simulations électriques plus détaillées, EPC utilise un système hybride de fonctions physiques et phénoménologiques afin d'obtenir un modèle Spice compact avec des caractéristiques de simulation et de convergence acceptables, notamment les effets de la température sur la conductivité et les paramètres de seuil. Ces modèles sont disponibles sur la page Modèles de dispositifs d'EPC, tandis que la Simulation de circuits avec des modèles de dispositifs d'EPC offre une analyse approfondie de ces modèles. Les formats de modèles pris en charge incluent P-SPICE, LTSPICE, TSPICE, SIMPLIS/SIMetrix et Spectre. La page dédiée aux modèles inclut également le format STEP, des modèles thermiques et la bibliothèque Altium d'EPC.

6. Gestion thermique

Optimisez la puissance grâce à des conceptions avancées de dissipateurs thermiques

Il est important de noter que les FET GaN d'EPC peuvent tirer parti d'un refroidissement double face pour maximiser leurs capacités de dissipation thermique dans les conceptions à haute densité de puissance. Ce point est traité en détail dans How2AppNote012 - Comment obtenir plus de puissance à partir d'un convertisseur eGaN.

Optimisez le refroidissement grâce à des matériaux d'interface thermique haut de gamme

Les matériaux d'interface thermique (TIM) constituent un élément essentiel du système de refroidissement lors de l'utilisation d'un refroidissement par le haut. Étant donné que les dispositifs GaN sont très petits, leur refroidissement efficace repose sur l'effet de diffusion de la chaleur du dissipateur thermique. Cependant, la couche TIM n'en bénéficie pas. Du fait de sa petite surface, la couche TIM contribue de manière significative à la valeur Rth(J-A) globale. Par conséquent, l'utilisation de matériaux à haute conductivité thermique est très avantageuse. La couche TIM a également un second rôle très important : isoler électriquement les dispositifs GaN du dissipateur thermique étant donné que le dessus des FET GaN d'EPC est connecté au potentiel de la source.

EPC a rassemblé des informations sur les matériaux TIM pour aider les concepteurs dans leurs recherches :

7. Assemblage

Caractérisation visuelle

Lors du démarrage d'un nouveau processus de production, il est courant de mettre en place des contrôles visuels. Pour simplifier ce processus, le Guide de caractérisation visuelle des circuits intégrés et des FET GaN à mode d'enrichissement fournit des descriptions détaillées des caractéristiques physiques des FET et des circuits intégrés d'EPC, notamment les critères visuels que tous les dispositifs doivent respecter avant leur expédition aux clients.

8. Mesures

Les FET GaN peuvent commuter beaucoup plus rapidement que les MOSFET Si.

Comparaison des nœuds de commutation à 15 A (convertisseur abaisseur 48 Vin, 12 Vout)

Cela peut engendrer des difficultés lors de la phase de mesure.

Reportez-vous à AN023 Mesure précise des transistors GaN haute vitesse pour en savoir plus.

Conseils et astuces

Les hautes performances des FET GaN soulignent la nécessité de disposer de bonnes techniques de mesure pour les circuits à haute vitesse.

1. La boucle de masse doit être réduite à l'aide d'une pince à ressort
2. Le point de mesure doit être aussi près que possible du dispositif testé

Exigences en matière de bande passante

Si des oscilloscopes ou des sondes dont la bande passante est insuffisante sont utilisés, les formes d'onde réelles d'un convertisseur typique ne peuvent pas être mesurées avec précision. Une bande passante de 500 MHz est recommandée pour les convertisseurs typiques, et d'au moins 1 GHz pour certaines applications spécifiques comme le LIDAR.

Effet de la bande passante de la sonde/du système sur la forme d'onde capturée (carte basée sur l'EPC9080)

Sondes différentielles

La mesure de la grille haut potentiel dans une configuration typique en demi-pont est particulièrement intéressante. En plus des exigences précédentes en matière de bande passante et de configuration de mesure, cette mesure présente des exigences supplémentaires : 

1. Isolation galvanique : bien que les canaux mathématiques puissent être utilisés pour reconstruire la grille haut potentiel, cette méthode est sensible au bruit et aux différences entre les deux sondes. Une sonde différentielle est recommandée
2. Taux de réjection du mode commun (CMMR) élevé
3. Tension de mode commun nominale > tension d'entrée (abaisseur) ou tension de sortie (élévateur)
4. Impédance d'entrée élevée, de préférence > 10 MΩ || < 2 pF

Les fabricants d'équipements de test ont développé des sondes différentielles hautes performances adaptées à cet usage : par exemple, les sondes IsoVu de Tektronix, DL-ISO de LeCroy et Firefly de PMK.

Mesures à double impulsion

Cette méthode de mesure est couramment utilisée pour mesurer directement les pertes de commutation des dispositifs à semi-conducteurs en utilisant la fonction mathématique d'un oscilloscope pour multiplier les formes d'onde instantanées de la tension et du courant avant de les intégrer. Les méthodes précédentes peuvent être appliquées pour mesurer la tension, mais la mesure du courant implique les défis supplémentaires suivants :

• Exigence liée à la bande passante : les capteurs de courant actifs peinent à atteindre la précision et la bande passante requises, c'est pourquoi les shunts d'ampèremètre restent la méthode privilégiée
• Les shunts d'ampèremètre nécessitent l'interruption de la boucle de puissance et l'insertion du capteur. L'augmentation de l'inductance de la boucle de puissance peut modifier considérablement les résultats de mesure

Pour ces raisons, EPC ne recommande pas les tests à double impulsion, mais plutôt l'utilisation de modèles Spice (et d'un modèle étalonné si une plus grande précision est nécessaire) : Modèles de dispositifs d'EPC

Les fabricants d'équipements de test travaillent sur ce sujet, consultez par exemple l'article Caractérisation précise des FET GaN basse tension et au format compact.