Paramètres
Livraison rapide
Livraison gratuite
Incoterms
Types de paiement
Produit marketplace
Logiciel de conception Quartus® Prime
Le logiciel Quartus Prime d'Altera, avec des temps de compilation rapides, accélère le développement FPGA pour des conceptions plus grandes bénéficiant de réductions encore plus importantes
Le logiciel Quartus Prime d'Altera offre des améliorations dans les trois domaines clés qui intéressent le plus les concepteurs : les performances, la productivité et la convivialité. Il prend en charge les dernières gammes de FPGA et de SoC Agilex™ 7 et Agilex 5, garantissant ainsi une expérience de développement transparente pour les applications de pointe. La prise en charge de la gamme de FPGA et de SoC Agilex 3, ainsi que du FPGA MAX 10 avec des options de boîtier chargeant 485 E/S dans un boîtier de 19 x 19 mm2, est désormais disponible en téléchargement.
Des temps de compilation rapides permettent aux concepteurs d'accélérer le développement FPGA avec des conceptions plus grandes bénéficiant de réductions encore plus importantes. Les optimisations améliorées du compilateur réduisent également considérablement les besoins en mémoire virtuelle de pointe, ce qui garantit que la plupart des conceptions FPGA se compilent dans 64 Go de mémoire. Des paramètres supplémentaires permettant de réduire le temps de compilation sont disponibles dans le guide de l'utilisateur du compilateur.
Le logiciel Quartus Prime introduit la prise en charge de l'analyse simultanée, ce qui permet aux concepteurs d'analyser les résultats (synchronisation, vues de listes de connexions et rapports de compilation) pendant que la compilation est toujours en cours. La reconfiguration partielle (PR) permet des mises à jour dynamiques des sections du FPGA. Dans le même temps, le reste de la conception continue de fonctionner et l'assistant de conception permet de détecter rapidement les problèmes de conception potentiels en fournissant des conseils et des recommandations en temps réel ; cela améliore ainsi la qualité générale et le rendement global de la conception.
Les concepteurs peuvent exploiter les outils de programmation FPGA Quartus basés sur le cloud, disponibles dans les conteneurs Docker Hub, pour une accélération des applications hautes performances dans un environnement de cloud computing. Apprenez-en davantage grâce aux ressources fournies ci-dessous.
- Temps de compilation rapide – Les algorithmes de synthèse et de placement et de routage optimisés réduisent le temps de compilation de la conception, les conceptions plus grandes étant celles qui en bénéficient le plus
- Licence IP étendue et gratuite – Inclut Nios® V et d'autres IP, avec des capacités de récupération automatique pour une intégration facile
- Réduction de l'utilisation maximale de la mémoire virtuelle – Le rendement amélioré de la mémoire garantit que la plupart des conceptions sont compilées en moins de 64 Go de mémoire
- Estimation basée sur l'apprentissage automatique – L'estimation de la zone post-synthèse pilotée par l'IA améliore la précision et l'optimisation de la conception
- Préréglages IP de la carte – Paramètres prédéfinis pour les interfaces telles que DisplayPort™, PCI ® avec PIO et mémoire à bande passante élevée (HBM) avec réseau sur puce (NoC), simplifiant la conception du système
- Bibliothèques de simulation précompilées – Étend les composants précompilés, réduisant le temps de compilation et améliorant le rendement de la simulation
- Développement de logiciels embarqués améliorés – Les ensembles d'outils et flux de travail sont améliorés pour les ingénieurs en logiciels embarqués
- Visualisation NoC et modèles de simulation NoC précis au niveau du cycle – Améliore la représentation des liaisons, des commutateurs et de la congestion pour des conceptions NoC optimisées
- Disponible dans les conteneurs Docker – Permet des environnements de développement flexibles avec prise en charge de la compilation FPGA basée sur le cloud
- Processeurs Nios V – Les processeurs logiciels basés sur RISC-V sont améliorés par Altera avec de meilleures performances, une utilisation réduite des ressources et de nouvelles fonctionnalités architecturales
- Assistants de conception – Fournit une vérification des règles de conception en temps réel pour aider à clôturer rapidement les délais et à améliorer la qualité globale de la conception
- Tableaux de bord d'exploration Quartus – Les outils de visualisation et de débogage permettent une meilleure compréhension du projet
- Exploration de l'espace de conception – Les outils permettent d'évaluer plusieurs configurations de conception et d'optimiser la puissance, les performances et l'utilisation des ressources
- Analyseurs de liens avancés – Met à jour la prise en charge des émetteurs-récepteurs F-tile FHT et FGT, et améliore la plateforme/le moteur de simulation
- PR – Met à jour dynamiquement des sections d'un FPGA pendant que le reste de la conception continue de fonctionner
- Analyseurs logiques de prises de signal – L'outil de débogage intégré permet la surveillance du signal en temps réel et la vérification dans le système
France