Paramètres
Livraison rapide
Livraison gratuite
Incoterms
Types de paiement
Produit marketplace
Zero ASIC
Catégories de produits
Vidéos à la une
Tutorial: Constructing the Parallella aluminum case
Parallella: a Smart(er)TV
Parallella Introduction
À propos de Zero ASIC
Zero ASIC est une société privée de dispositifs à semi-conducteurs, basée à Cambridge, Massachusetts, États-Unis. Zero ASIC travaille au développement de la première plateforme de conception et de fabrication automatisée de systèmes en boîtier sur mesure, ciblant les applications des utilisateurs finaux. L'approche de chiplets révolutionnaire de Zero ASIC améliore les coûts et les délais de développement des circuits ASIC de plusieurs ordres de grandeur, éliminant ainsi la barrière pour des puces personnalisées pour de nombreux systèmes hautes performances soumis à des contraintes énergétiques.
Contenu supplémentaire
ADDITIONAL LINKS
ANALYST REPORTS
- 451 Research Analysts Predicts Accelerators For Future
- Adapteva Believes High-Performance Computing is Ready for an Epiphany
- Adapteva Demos 100Gflops
- Adapteva Included in Gartner Report on Market Trends
- Adapteva: More Flops, Less Watts
- Adapteva’s Epiphany Floating Point Processor Core: A Leading-Edge Lithography May Finally Open Doors
- Epiphany Included in Guide to CPU Cores and Processor IP from Linley Group
- Processors that can do 20 GFLOPS/W
EPIPHANY RESOURCES
PARRALLELLA COMMUNITY FORUM
PARRALLELLA RESOURCES
PRODUCT TRAINING PRESENTATIONS
- A 1024-core 70GFLOP/W Floating Point Manycore Microprocessor
- A 1024-core 70GFLOPS/W Floating Point Manycore Microprocessor
- A 25 GFLOP/W Software Programmable Floating Point Accelerator
- A Manycore Coprocessor Architecture for Heterogeneous Computing
- A Scalable Processor Architecture for the Next Generation of Low Power Supercomputer
- A Sub 2 W 64-Core 100 GFLOPS Accelerator Programmable in C/C++ or OpenCL
- An Alternative to GPU Acceleration For Mobile Platforms (Updated) (GF@DAC-2013)
- An Introduction to the Epiphany Manycore Architecture
- Hybrid System Design: The Only Practical Way
- Improving Engineering Efficiency Through Tiled Hierarchical Flows
- Keynote: Kickstarting the Transition to Parallel Computing With Open Hardware
- Keynote: Presenting the Parallella (MIT ARMFEST-2013)
- Keynote: There’s STILL Plenty of Room at the Bottom!
- Parallella: A Love Story
- Peaceful Coexistence Between Architectures
- The Future of HPC: Task-Parallel, Heterogeneous, Efficient, Open
- The Good, the Bad, the Ugly of Semiconductor Crowd Funding
France