Horloge de synchronisation de réseau à canal unique et gigue ultrafaible LMK05318

Le LMK05318 de Texas Instruments est un dispositif d'horloge de synchronisation de réseau hautes performances qui offre un nettoyage de gigue, une génération d'horloge, une surveillance d'horloge avancée et des performances de commutation sans à-coups supérieures pour répondre aux exigences strictes de temporisation des applications industrielles et d'infrastructure de communications. La gigue extrêmement faible et la haute réjection de bruit d'alimentation (PSNR) du dispositif peuvent réduire les taux d'erreur sur les bits (BER) dans les liaisons série à grande vitesse.

Le dispositif peut générer des horloges de sortie avec une gigue de 50 fs RMS à l'aide de la technologie VCO à ondes acoustiques globales (BAW) exclusive de TI, indépendamment de la gigue et de la fréquence des entrées XO et de référence.

La boucle numérique à verrouillage de phase (DPLL) prend en charge la bande passante de boucle programmable pour l'atténuation de la gigue et du dérapage, tandis que les deux boucles analogiques à verrouillage de phase (APLL) prennent en charge la conversion de fréquence fractionnelle pour une génération d'horloge flexible. Les options de synchronisation prises en charge sur le DPLL comprennent la commutation sans à-coups avec annulation de phase, le maintien numérique, et le mode DCO avec un pas de fréquence inférieur à 0,001 ppb (parties par milliard) pour un pilotage de précision de l'horloge (esclave IEEE 1588 PTP). Le DPLL peut asservir la phase à une entrée de référence de 1 PPS (impulsion par seconde), et prend en charge le mode à retard nul en option sur une sortie, afin de réaliser un alignement de phase déterministe entrée-sortie avec un décalage programmable. Le bloc de surveillance d'entrée de référence avancé garantit une détection des défaillances d'horloge robuste et permet de minimiser les perturbations d'horloge de sortie lorsqu'une perte de référence (LOR) se produit.

Le dispositif peut utiliser un TCXO ou un OCXO basse fréquence couramment utilisé pour définir la stabilité de la fréquence de sortie en mode propre ou maintien, conformément aux normes de synchronisation. Lorsque la stabilité de fréquence en mode propre ou maintien et le dérapage ne sont pas stratégiques, le dispositif peut utiliser un XO standard. Le dispositif est entièrement programmable via une interface I²C ou SPI, et il prend en charge la configuration de fréquence personnalisée au démarrage avec la mémoire ROM ou EEPROM interne. L'EEPROM est préprogrammé en usine et peut être programmé dans le système si nécessaire.