FPGA IGLOO2 hautement intégrés de Microsemi

Kit d'évaluation FPGA IGLOO2

• Développement et test de conceptions PCI Express Gen2 à 1 voie
• Test de qualité des signaux de l'émetteur-récepteur FPGA avec paires SMA SERDES en duplex intégral
• Mesure de la basse consommation du FPGA IGLOO2
• Création rapide d'une liaison PCIe fonctionnelle avec démo de plan de commande PCIe incluse et de nombreuses démonstrations à venir

< p="">La carte inclut une interface RJ45 vers Ethernet 10/100/1000, 512 Mo de LPDDR, 64 Mo de Flash SPI, des connexions USB-UART et des embases I2C, SPI et GPIO. Le kit inclut une alimentation de 12 V mais peut également être alimenté via le connecteur de carte enfichable PCIe. Une licence Gold gratuite pour le jeu d'outils logiciels SoC Libero est également incluse, pour permettre le développement FPGA et pour exploiter les conceptions de référence disponibles avec ce kit. Un programmateur JTAG FlashPro4 est fourni pour la programmation et le débogage.

Contenu du kit

Quantité	Description
1	IGLOO2 FPGA 12K LE M2GL010T-1FGG484
1	Alimentation 12 V à montage mural
1	Programmateur JTAG FlashPro4 pour programmation et débogage de SmartFusion2
1	USB 2.0 A mâle à câble Y mini-B pour interface UART/puissance (jusqu'à 1 A) vers PC
1	Guide de démarrage rapide
1	Licence logicielle Gold SoC Libero
1	Conception de démo de plan de commande PCIe

Commander le kit d'évaluation FPGA IGLOO2

Vue d'ensemble des fonctionnalités matérielles

• FPGA 12 K LE IGLOO2 en boîtier FGG484 (M2GL010T-1FGG484)
• 64 Mo de mémoire Flash SPI
• 512 Mo de LPDDR
• Interface PCI Express Gen2 x1
• Quatre connecteurs SMA pour test de canal SERDES en duplex intégral
• Interface RJ45 pour Ethernet 10/100/1000
• Interface de programmation JTAG/SPI
• Embases pour I2C, SPI, GPIO
• Interrupteurs à bouton-poussoir et DEL pour objectifs de démo
• Points de test de mesures de courant

Fonctionnalités de pointe : intégration, puissance, fiabilité et sécurité

• Leadership Microsemi en matière de FPGA aux coûts optimisés
  • Plus grand nombre d'émetteurs-récepteurs 5G
  • Plus grand nombre d'entrées/sorties à usage général (GPIO)
  • Plus grand nombre d'E/S conformes PCI 3,3 V
  • Seul FPGA avec sous-système mémoire renforcé
  • Seul FPGA instantané non volatile
• Leadership Microsemi en matière de FPGA basse consommation
  • Puissance statique 10 fois inférieure sans impact sur les performances
  • Gestion de la puissance en temps réel Flash*Freeze
• Leadership Microsemi en matière de FPGA fiables
  • Seul FPGA avec structure SEU non sensible et fonctionnalités générales
  • Prise en charge de température étendue (jusqu'à 125C Tj)
• Leadership Microsemi en matière de FPGA sécurisés
  • Sécurité de conception de pointe intégrée pour tous les dispositifs
  • Simplicité d'utilisation

Schéma fonctionnel IGLOO2

Les FPGA IGLOO2 de Microsemi s'inscrivent dans l'initiative de la société à répondre aux exigences des marchés FPGA actuels en offrant une structure LUT, des émetteurs-récepteurs 5G, des E/S à usage général (GPIO) haute vitesse, des blocs RAM et des blocs DSP dans une architecture différenciée à la puissance et aux coûts optimisés. Cette architecture nouvelle génération IGLOO2 offre une densité logique 5 fois supérieure et des performances de structure 3 fois supérieures par rapport à ses prédécesseurs, et elle combine une structure Flash non volatile avec le plus grand nombre d'E/S à usage général, d'interfaces SERDES 5G et de points PCI Express par rapport à d'autres produits de sa catégorie.

Acronymes

AES Advanced Encryption Standard (norme de chiffrement avancée) AHB Advanced High-Performance Bus (bus hautes performances avancé) APB Advanced Peripheral Bus (bus périphérique avancé) AXI Advanced eXtensible Interface (interface extensible avancée) DDR Double Data Rate (double débit binaire) DPA Differential Power Analysis (analyse de puissance différentielle) ECC Elliptical Curve Cryptography (cryptographie sur les courbes elliptiques) EDAC Error Detection and Correction (détection/correction d’erreurs) FDDR Contrôleur DDR2/3 en structure FPGA FIC Fabric Interface Controller (contrôleur d'interface de structure)

HPMS High Performance Memory Subsystem (sous-système mémoire hautes performances) IAP In-Application Programming (programmation dans l'application) MACC Multiply-Accumulate (multiplier/accumuler) MDDR Contrôleur DDR2/3 dans HPMS SECDED Single Error Correct Double Error Detect (correction d'erreur simple et détection d'erreur double) SEU Single Event Upset (perturbation isolée) SHA Secure Hashing Algorithm (algorithme de cryptage sécurisé) XAUI 10 Gbps Attachment Unit Interface (interface de raccordement 10 Gbps) XGMII 10 Gigabit Media Independent Interface (interface indépendante du support 10 Gbits) XGXS XGMII Extended Sublayer (sous-couche étendue XGMII)

Gamme de produitsAfficher tous les FPGA IGLOO2

	Fonctionnalités	M2GL005	M2GL010	M2GL025	M2GL050	M2GL090	M2GL100	M2GL150
Logique/DSP	Éléments logiques maximum (4LUT + DFF)*	6060	12 084	27 696	56 340	86 316	99 512	146 124
	Blocs math. (18x18)	11	22	34	72	84	160	240
	PLL et CCC	2		6			8
	SPI/HPDMA/PDMA	1 de chaque
	Sécurité	AES256, SHA256, RNG				AES256, SHA256, RNG, ECC, PUF
Mémoire	eNVM (K octets)	128	256			512
	Blocs LSRAM 18 K	10	21	31	69	109	160	236
	Blocs uSRAM 1 K	11	22	34	72	112	160	240
	eSRAM (K octets)	64
	RAM totale (K bits)	703	912	1104	1826	2586	3552	5000
Haute vitesse	Contrôleurs DDR	1x18			2x36	1x18	2x36
	Voies SERDES	0	4		8	4	8	16
	Points d'extrémité PCIe	0	1		2			4
E/S utilisateur	MSIO (3,3 V)	115	123	157	139	306	292	292
	MSIOD (2,5 V)	28	40	40	62	40	106	106
	DDRIO (2,5 V)	66	70	70	176	66	176	176
	E/S utilisateur totales	209	233	267	377	412	574	574
* Logique totale pouvant varier selon l'utilisation des mémoires et des DSP dans votre conception. Consultez le guide d'utilisation des structures IGLOO2 pour plus d'informations.

Conditionnement et E/S

Type	VF400		FG484		FG676		FG896		FC1152
Pas (mm)	0,8		1,0		1,0		1,0		1,0
Longueur x largeur (mm)	17x17		23x23		27x27		31x31		35x35
Dispositif	E/S	Voies	E/S	Voies	E/S	Voies	E/S	Voies	E/S	Voies
M2GL005	169*	-	209	-
M2GL010(T)	195	4	233	4
M2GL025(T)	195	4	267	4
M2GL050(T)	207	4	267	4			377	8
M2GL090(T)			267	4	412*	4*
M2GL100(T)									574	8
M2GL150(T)									574	16
* Préliminaires

Fiches techniques

Fiche technique - FPGA IGLOO2

Descriptions des broches FPGA IGLOO2

• Brochages IGLOO2 FG484 (ZIP, 368 Ko, 6/28)
• Brochages IGLOO2 FG896 (ZIP, 185 Ko, 6/28)
• Brochages IGLOO2 VF400 (ZIP, 216 Ko, 6/28)
• Brochages IGLOO2 FC1152 (ZIP, 264 Ko, 6/28)

 

Données sur les boîtiers

Schémas mécaniques des boîtiers (révision 46)

 

Guides d'utilisation logiciels et silicium

Guide d'utilisation des structures FPGA IGLOO2

Guide d'utilisation des sous-systèmes mémoire hautes performances FPGA IGLOO2

Guide d'utilisation des interfaces DDR haute vitesse FPGA IGLOO2

Guide d'utilisation des interfaces série haute vitesse FPGA IGLOO2

Guide d'utilisation des ressources de cadencement FPGA IGLOO2

Guide d'utilisation des conceptions basse consommation FPGA IGLOO2

Guide d'utilisation sur la fiabilité et la sécurité FPGA IGLOO2

Guide d'utilisation des contrôleurs systèmes FPGA IGLOO2

Guide d'utilisation sur la programmation FPGA IGLOO2

Guide d'utilisation IGLOO2 System Builder

Configuration de contrôleur FDDR FPGA IGLOO2

 

Documents HPMS IGLOO2

Configuration de pont DDR HPMS IGLOO2

Configuration SECDED HPMS IGLOO2

Configuration de mémoire embarquée non volatile (eNVM) HPMS IGLOO2

Configuration de sécurité HPMS IGLOO2

Configuration de matrice de bus AHB HPMS IGLOO2

Configuration de contrôleur DDR HPMS IGLOO2

 

Notes d'application

AC394 : instructions de configuration pour conception de carte SmartFusion2/IGLOO2

AC398 : implémentation de multiplications 9x9, multiplicateurs et additions étendues avec blocs math IGLOO2/SmartFusion2

• Fichiers de conception pour IGLOO2 (ZIP, 3.1 Mo, 6/13)
• Fichiers de conception pour SmartFusion2 (ZIP, 6,3 Mo, 6/13)

 

Errata

Errata FPGA IGLOO2