Mémoire vive dynamique haute vitesse DDR4

La SDRAM DDR4 d'ISSI, Integrated Silicon Solution Inc., est une mémoire vive dynamique haute vitesse, configurée en interne sous forme de seize blocs, quatre groupes avec quatre blocs dans chaque groupe (pour le modèle x4/x8), et huit blocs, 2 groupes avec 4 blocs par groupe (pour DRAM x16). La SDRAM DDR4 utilise une architecture de pré-extraction 8n pour obtenir un fonctionnement à haute vitesse. Cette architecture de pré-extraction 8n est associée à une interface conçue pour transférer deux mots de données par cycle d'horloge aux broches d'E/S. Une seule opération de lecture ou d'écriture dans la SDRAM DDR4 est constituée d'un seul transfert de données à quatre fronts d'horloge d'une largeur de 8n bits vers le cœur DRAM interne et de huit transferts de données correspondants d'une largeur de n bits, à un demi-cycle d'horloge au niveau des broches d'E/S.

Les accès en lecture et écriture dans la SDRAM DDR4 sont prévus pour le mode rafale, commencent à un emplacement sélectionné et se poursuivent pendant une longueur de rafale de huit ou de rafale « découpée » de quatre au sein d'une séquence programmée. L'opération commence par l'enregistrement d'une commande d'activation, suivie d'une instruction de lecture ou d'écriture. Les bits d'adresses enregistrés pendant la commande d'activation sont utilisés pour sélectionner le bloc et la ligne à activer (BG0-BG1 dans la configuration x4/8 et BG0 dans la configuration x16 sélectionnent le groupe de blocs, BA0-BA1 sélectionne le bloc et A0-A14 sélectionne la ligne). Les bits d'adresses enregistrés pendant la commande de lecture ou écriture sont utilisés pour sélectionner l'emplacement de la colonne de départ pour l'opération en rafale, déterminer si la commande de précharge automatique doit être émise (via A10), et sélectionner le mode BC4 ou BL8 « à la volée » (via A12) s'il est activé dans le registre de mode.