Principes de base, sélection et utilisation des synthétiseurs numériques directs (DDS)

Par Art Pini

Avec la contribution de Rédacteurs nord-américains de Digi-Key

Avec la prolifération des dispositifs sans fil, les concepteurs utilisent des formes d'ondes de plus en plus complexes et variables pour répondre aux exigences des applications en termes de débits de données, d'atténuation des interférences, de coûts, d'empreinte et de basse consommation énergétique. Ces formes d'ondes nécessitent des sources RF stables qui peuvent être réglées sur demande et qui doivent présenter une agilité en termes de fréquence et de phase. En même temps, les sources doivent également fournir un niveau élevé de pureté du signal. La solution pour cet ensemble d'exigences repose sur les synthétiseurs numériques directs (DDS).

Un DDS génère des formes d'ondes analogiques à l'aide de méthodes numériques, ce qui lui permet de tirer profit de la programmabilité des composants numériques, de niveaux d'intégration plus élevés et de coûts réduits. En outre, un DDS permet un changement quasi instantané de fréquence ou de phase, ce qui en fait une source principale pour les techniques de modulation numérique avancées, telles que la modulation par déplacement de fréquence (FSK) et l'étalement du spectre, ainsi que pour l'utilisation de techniques d'atténuation des interférences, telles que les sauts de fréquence. De ce fait, les circuits intégrés DDS remplacent ou augmentent rapidement les boucles à verrouillage de phase (PLL) traditionnelles et d'autres sources RF analogiques, tout en offrant un niveau élevé de stabilité et de pureté du signal.

Cet article étudie les principes de base de la technologie DDS et la manière de spécifier un circuit intégré DDS. Il présente ensuite quelques solutions de circuit intégré DDS adaptées et montre comment les appliquer efficacement.

Fonctionnement de la synthèse numérique directe

La synthèse numérique est basée sur un accumulateur de phase qui génère une série d'états numériques dont la valeur augmente de façon linéaire, formant une rampe numérique. Ce signal est rendu périodique et représente la phase instantanée de la forme d'onde de sortie, de zéro à 2p radians. Il s'agit de l'entrée numérique d'une table de recherche qui convertit la rampe numérique en onde sinusoïdale (Figure 1). Si les formes d'ondes de sortie DDS les plus courantes sont les ondes sinusoïdales, des rampes, des ondes triangulaires et des ondes carrées peuvent également être facilement générées.

Schéma d'un synthétiseur numérique direct basé sur un accumulateur de phase

Figure 1 : Le synthétiseur numérique direct est basé sur un accumulateur de phase qui génère la phase instantanée d'une forme d'onde. Une table de recherche fournit la conversion phase-amplitude qui est appliquée à un convertisseur numérique-analogique, produisant la sortie analogique souhaitée après le filtrage. (Source de l'image : Digi-Key Electronics)

La sortie de la table de recherche phase-amplitude est envoyée vers un convertisseur numérique-analogique (CNA) et elle est convertie en une forme d'onde analogique, le plus souvent sinusoïdale. Étant donné que l'entrée vers le CNA est une série de valeurs échantillonnées, la sortie présente des paliers de quantification. Ces paliers produisent des images spectrales en fonction de multiples de la fréquence d'échantillonnage dans le domaine fréquentiel, qui ne sont pas souhaitées. Un filtre passe-bas placé après le CNA supprime ces réponses spectrales non souhaitées.

Accumulateur de phase

L'accumulateur de phase est un compteur modulo N qui présente 2N états numériques, incrémentés pour chaque impulsion d'entrée de l'horloge système. La taille de l'incrément dépend de la valeur du mot d'accord, M, appliqué à l'étage additionneur de l'accumulateur. Le mot d'accord fixe la taille de palier de l'incrément du compteur. Celui-ci détermine la fréquence de la forme d'onde de sortie.

L'accumulateur de phase présente généralement entre 24 et 48 bits ; à 24 bits, il y a 224 ou 16 777 216 états. Ce nombre représente le nombre de valeurs de phase entre 0 et 2p radians, ou l'incrément de phase réalisable. Pour un accumulateur de phase de 24 bits, la résolution de phase est de 3,74 E-7 radians. Si un plus grand accumulateur de phase est utilisé, l'incrément de phase devient encore plus fin.

L'un des moyens pour visualiser le fonctionnement de l'accumulateur de phase est de considérer le fonctionnement de l'accumulateur comme une roue de phases (Figure 2).

Schéma d'une vue simplifiée du fonctionnement d'un accumulateur de phase à 16 états

Figure 2 : Vue simplifiée du fonctionnement d'un accumulateur de phase à 16 états utilisant une roue de phases pour visualiser la manière dont le mot d'accord affecte la fréquence de sortie du DDS. (Source de l'image : Digi-Key Electronics)

Les états de l'accumulateur sont périodiques et sont représentés par des points sur un cercle. Les points sur le cercle représentent tous les états de phase de l'accumulateur. Dans cet exemple, pour simplifier, l'accumulateur présente 16 états. Si le mot d'accord est égal à un, comme dans le schéma du haut, alors l'incrément de palier de chaque horloge est de un, et tous les états sont sélectionnés durant la période complète.

La sortie analogique pour chaque état est projetée à droite de la roue de phases. Étant donné qu'il s'agit d'un dispositif quantifié, la sortie analogique conserve son état actuel jusqu'à ce que l'horloge fasse avancer la roue de phases vers son prochain état. La forme d'onde de sortie est constituée d'un seul cycle de l'onde sinusoïdale quantifiée contenant seize valeurs.

Dans le schéma du bas, le mot d'accord est défini sur deux. Avec ce réglage, un état sur deux sur la roue de phases est sélectionné. La sortie analogique est maintenant constituée de deux cycles, chacun avec huit amplitudes, ce qui donne un total de seize états. Avec le mot d'accord défini sur deux, la fréquence de sortie est maintenant deux fois la valeur obtenue précédemment.

La fréquence de sortie du DDS est définie par la valeur de mot d'accord et augmente proportionnellement à la valeur du mot d'accord. La fréquence d'échantillonnage reste fixe au niveau de la fréquence d'horloge système, et la durée entre les échantillons de sortie est constante. La fréquence de sortie dépend de l'incrément du mot d'accord : lorsque la valeur du mot d'accord augmente, il y a moins de paliers dans chaque cycle de sortie, ce qui augmente la fréquence. Le mot d'accord peut être augmenté jusqu'à ce qu'il y ait seulement deux échantillons par cycle, ce qui porte la sortie DDS à sa fréquence de Nyquist, ou la moitié de la fréquence d'horloge système. En général, le DDS est limité, en raison de sa conception, à toujours avoir une fréquence de sortie inférieure à la limite de Nyquist.

De même que la fréquence d'horloge système, la fréquence de sortie du DDS dépend également de la valeur de mot d'accord et de la longueur de l'accumulateur. Elle est exprimée par l'Équation 1 :

Équation 1 Équation 1

Où :

fout est la fréquence de sortie DDS

M est la valeur du mot d'accord

fc est la fréquence d'horloge système

N est la longueur de l'accumulateur de phase

La sortie de l'accumulateur de phase, qui est la phase instantanée de la forme d'onde de sortie, est utilisée pour commander le convertisseur phase-amplitude. Le convertisseur phase-amplitude génère un mot numérique dont la valeur est l'amplitude de la forme d'onde sinusoïdale pour la phase d'entrée.

Notez que le nombre de bits utilisé pour commander le convertisseur phase-amplitude est inférieur à celui utilisé pour l'accumulateur de phase. Cela s'appelle la troncature de phase et sert à réduire la surface de la puce et la consommation énergétique des étages numériques après l'accumulateur de phase. Bien que cela cause quelques composantes spectrales parasites, appelées parasites (« spurs ») de troncature, elles sont minimisées par une conception minutieuse.

Pourquoi un filtre passe-bas de sortie

Les formes d'ondes illustrées à la Figure 2 sont riches en harmoniques du fait qu'elles présentent des paliers. Il en résulte qu'un filtre passe-bas est requis pour supprimer ces harmoniques spectrales, ainsi que d'autres réponses de fréquences parasites résultant d'autres processus dans le DDS.

Par exemple, le spectre de sortie DDS pour un dispositif cadencé à fc avec une fréquence de sortie inférieure à fc/2 est illustré à la Figure 3. Le spectre de sortie montre la ligne spectrale de sortie, fout, avec ses fréquences-images au-dessus et en dessous de la fréquence d'horloge, et toutes ses harmoniques jusqu'à la troisième et au-delà.

Schéma d'une vue spectrale d'un DDS avec une fréquence d'horloge système de fc et une fréquence de sortie de fout

Figure 3 : Vue spectrale d'un DDS avec une fréquence d'horloge système de fc et une fréquence de sortie de fout, montrant les composantes de fréquence de sortie jusqu'à la troisième harmonique de l'horloge. (Source de l'image : Analog Devices)

La plage de fréquences de sortie du DDS varie de 0 Hz jusqu'à la limite de Nyquist à fc/2. La mise en forme sin(x)/x est due au signal quantifié dans le domaine temporel, comme illustré à la Figure 2. Les valeurs nulles de la fonction sin(x)/x se produisent à la fréquence d'horloge et à toutes ses harmoniques. Des corrections d'amplitude peuvent être appliquées pour annuler la mise en forme sin(x)/x afin d'améliorer la planéité d'amplitude sur la plage de sortie.

Un filtre passe-bas avec une coupure nette au-dessus de la plage de fréquences du DDS est appliqué afin de réduire considérablement l'amplitude des composantes spectrales au-dessus de Nyquist. Si la plage de fréquences du DDS est étendue jusqu'à la fréquence de Nyquist, le filtre nécessiterait alors une pente de coupure raide infinie afin d'exclure la fréquence-image inférieure autour de la fréquence d'horloge, ce qui provoquerait un chevauchement avec la fréquence de Nyquist. C'est une raison pour laquelle la plage de fréquences du DDS est rarement étendue jusqu'à la fréquence de Nyquist.

Conception avec des circuits intégrés DDS commerciaux

Plusieurs aspects doivent être pris en compte lors de la sélection et de l'utilisation d'un DDS. Prenez d'abord en compte les fonctionnalités nécessaires pour les applications : la plage de fréquences requise, la plage d'amplitudes et de décalages, la forme d'onde, la résolution et la capacité de modulation. La pureté du signal constitue généralement un facteur de sélection d'une source de signaux. La plage dynamique sans parasites (SFDR), la distorsion harmonique totale (THD) et le bruit de phase sont les principales spécifications, tout comme la consommation énergétique, particulièrement dans les applications mobiles.

L'AD9834BRUZ-REEL7 d'Analog Devices (Figure 4) constitue un bon exemple de DDS basse consommation. Ce dispositif est contrôlé par une interface série à trois fils et ne consomme que 20 milliwatts (mW) à partir d'une alimentation de 3 V. Il peut générer des fonctions d'ondes sinusoïdales, carrées et rampées, et il présente une fréquence d'horloge maximum de 50 mégahertz (MHz), comme illustré dans la Figure en tant qu'entrée d'horloge numérique MCLK. Sur la base de la discussion Nyquist précédente, cette fréquence d'horloge signifie qu'il peut générer des formes d'ondes jusqu'à 25 MHz.

Schéma fonctionnel interne d'un DDS AD9834 basse consommation d'Analog Devices

Figure 4 : Schéma fonctionnel interne d'un DDS AD9834 basse consommation d'Analog Devices. Le dispositif consomme 20 mW à partir d'une alimentation de 3 V et peut générer des fonctions d'ondes sinusoïdales, rampées et carrées jusqu'à 25 MHz. (Source de l'image : Analog Devices)

L'accumulateur de phase présente une longueur de 28 bits, permettant une résolution de fréquence de 0,186 Hz à une fréquence d'horloge de 50 MHz. Le bruit de phase dépend également de la qualité de l'entrée MCLK et est présenté comme une fonction d'un décalage par rapport à la porteuse (Figure 5). Dans le cas de l'AD9834, le bruit de phase est de -120 dBc/Hz à un décalage de 1 kHz par rapport à la porteuse pour des valeurs FOUT de 2 MHz et MCLK de 50 MHz.

Graphique de la dépendance du bruit de phase par rapport à la qualité de l'horloge MCLK

Figure 5 : Le bruit de phase dépend de la qualité de l'horloge MCLK et est indiqué comme étant de -120 dBc/Hz à un décalage de 1 kHz par rapport à la porteuse pour des valeurs FOUT de 2 MHz et MCLK de 50 MHz. (Source de l'image : Analog Devices)

Le CNA intégré présente une résolution de 10 bits et la plage SFDR à bande étroite est typiquement supérieure à -78 dB.

Les fonctionnalités de l'AD9834 incluent des registres de fréquence et de phase doubles pour prendre en charge la modulation de fréquence et de phase. De plus, la mémoire ROM sinusoïdale peut être contournée pour commander le CNA à l'aide de l'accumulateur de phase afin de produire une fonction de rampe. Le bit de signe est disponible au niveau d'une broche de sortie pour fournir une onde carrée pour la génération d'horloge.

Pour faciliter le processus de conception, les fournisseurs proposent souvent des outils de sélection pour simplifier cette tâche. Le DDS AD9834 est pris en charge par l'ADIsimDDS d'Analog Devices, un outil de conception interactif en ligne qui permet aux concepteurs d'évaluer diverses configurations, notamment les fréquences de sortie, les mots d'accord et les horloges de référence (Figure 6).

Image de l'outil de conception interactif ADIsimDDS d'Analog Devices

Figure 6 : L'outil de conception interactif ADIsimDDS d'Analog Devices permet aux concepteurs de tester diverses configurations DDS et options de filtrage. (Source de l'image : Analog Devices)

Le programme ADIsimDDS commence par la sélection d'un produit DDS spécifique, l'AD9834 dans le cas présent. L'utilisateur entre la fréquence d'horloge système et la fréquence de sortie souhaitée, et le programme calcule le mot d'accord pour l'accumulateur de phase. Un affichage du domaine de fréquence montre le spectre de la sortie DDS, y compris le signal de sortie, les harmoniques, les images de CNA, les harmoniques d'horloge et les images d'horloge. Un simulateur de filtre peut être appliqué à la sortie DDS pour voir les effets de divers filtres sur le spectre de sortie.

Si la conception requiert des performances et fréquences plus élevées, l'AD9952YSVZ-REEL7 d'Analog Devices présente une fréquence d'horloge maximale de 400 MHz et peut générer des signaux sinusoïdaux jusqu'à 200 MHz avec un bruit de phase inférieur et une plage SFDR spécifiée à > 80 dB à AOUT de 160 MHz [décalage de ±100 kilohertz (kHz)] . En comparaison directe avec l'AD9834, sa plage SFDR à bande étroite est généralement de -70 dB à 20 MHz, mais cela dépend évidemment de la fréquence.

L'AD9952 n'utilise pas d'entrée MCLK. Au lieu de cela, il intègre un oscillateur d'horloge avec un multiplicateur PLL associé, pouvant multiplier l'horloge par des facteurs de 4 à 20 en utilisant un seul quartz externe (Figure 7). Grâce à sa propre horloge système interne (jusqu'à 400 Méch./s), le DDS est capable d'atteindre un faible bruit de phase ≤ -120 dBc/Hz à un décalage de 1 kHz.

Schéma de l'AD9952 d'Analog Devices

Figure 7 : L'AD9952 utilise l'entrée du quartz externe pour générer sa propre horloge système interne afin de mieux contrôler les conditions nécessaires pour des performances plus élevées, telles qu'un bruit de phase réduit. (Source de l'image : Analog Devices)

L'AD9952 intègre également un accumulateur de phase 32 bits et un CNA 14 bits. Le DDS est contrôlé via une interface série.

Pour une plage de fréquences plus étendue, il y a l'AD9957BSVZ-REEL d'Analog Devices, qui prend en charge des fréquences d'horloge jusqu'à 1 gigahertz (GHz) avec des fréquences de sortie de 400 MHz pour les applications de communications avancées. Utilisant un accumulateur de phase 32 bits et un CNA haute vitesse de 14 bits, ce dispositif a été conçu comme un modulateur en quadrature et génère des composantes en phase (I) et en quadrature (Q) contrôlées par huit registres de phase/fréquence. Ceux-ci sont utilisés pour générer un flux de données modulées en quadrature à la sortie. Un filtre SINC (sin(x)/x) inverse en option est disponible pour compenser la mise en forme sin(x)/x mentionnée précédemment.

Ce sont trois exemples de circuits intégrés DDS disponibles dans le commerce, couvrant les tâches de génération de signaux simples à complexes.

Conclusion

Étant donné que les concepteurs sont constamment mis au défi d'améliorer les performances, la taille, le coût et la consommation énergétique des systèmes sans fil, les DDS s'avèrent être une bonne option. Ils apportent la stabilité numérique, l'agilité et la reproductibilité à la génération de signaux, en offrant plusieurs formes d'ondes de sortie et une capacité de modulation avancée, y compris les sauts de fréquence et de phase. À mesure qu'ils deviennent partie intégrante de la boîte à outils des concepteurs, les fournisseurs simplifient également leur sélection et leur intégration grâce à l'utilisation d'outils avancés qui réduisent le processus de conception.

Avertissement : les opinions, convictions et points de vue exprimés par les divers auteurs et/ou participants au forum sur ce site Web ne reflètent pas nécessairement ceux de Digi-Key Electronics ni les politiques officielles de la société.

À propos de l'auteur

Art Pini

Arthur (Art) Pini est un auteur-collaborateur chez Digi-Key Electronics. Il est titulaire d'une licence en génie électrique du City College of New York et d'un master en génie électrique de la City University of New York. Il affiche plus de 50 ans d'expérience en électronique et a occupé des postes clés en ingénierie et en marketing chez Teledyne LeCroy, Summation, Wavetek et Nicolet Scientific. Il s'intéresse aux technologies de mesure et possède une vaste expérience des oscilloscopes, des analyseurs de spectre, des générateurs de formes d'ondes arbitraires, des numériseurs et des wattmètres.

À propos de l'éditeur

Rédacteurs nord-américains de Digi-Key